在ISE软件中分配引脚，可以按照以下步骤操作：

添加I/O端口引脚

在原理图编辑窗口中，单击需要添加引脚的端口。

在Options选项卡中，指定I/O类型（如输入、输出、输入输出等）。

按住鼠标左键拖出一个框，该框内的信号端口会自动添加I/O引脚。

使用PinAhead功能 （适用于赛灵思公司设计套件）：

定义一套初始引脚布局，以便设计小组尽早开始设计流程。

手动选择引脚

在设计中，右键单击工程，选择IP core并添加名字。

在FPGA Features and Design中，选择相应的时钟和引脚功能，并根据需求选择引脚（在相应的引脚后面打钩即可）。

导出引脚分配

在Design Netlist for Document中，导出当前文件的引脚分配。

将导出的引脚分配修改成标准的TCL语句，以便在Quartus II或ISE中使用。

处理电源和地线

上拉通常接到电源正极，有时可以直接接到电源正极，有时需要通过电阻接到电源正极。

下拉通常接地。

三态可以导通、截止或高阻，高阻状态即悬空。

通过以上步骤，可以在ISE软件中有效地分配和管理引脚。根据具体设计需求，可以选择合适的方法进行引脚分配。